processor가 pipelining을 하려면 - load를 여러개의 sub-task로 나누어야 함 - 각 sub-task는 1-clock cycle에 수행됨 (즉 명령어 한개가 여러 clock cycle에 수행됨.) MIPS pipeline의 5 stage 1. IF = 메모리로부터 instruction을 fetch하는 스테이지 2. ID = fetch된 instruction을 decode하고, 필요한 레지스터 값을 읽어오는 스테이지 3. EX = instruction을 수행하거나, 메모리의 주소를 계산하는(lw, sw 등) 스테이지 4. MEM = 데이터메모리에 access해서 여기에 값을 쓰거나 읽는 스테이지 5. WB = 연산의 결과를 레지스터 파일에 쓰는 스테이지 위의 스테이지들은 각각 한 사..
